(Nuevo y Original) En stock Chip IC 3S200A-4FTG256C XC3S200A-4FTG256C

Atributos del producto

 Arreglos de compuertas lógicas programables en sitio

 Aarreglos de compuertas lógicas programables en sitio(FPGA) es uncircuito integradodiseñado para ser configurado por un cliente o un diseñador después de la fabricación, de ahí el términoprogramable en campo.La configuración de FPGA generalmente se especifica mediante unlenguaje de descripción de hardware(HDL), similar al utilizado para unCircuito Integrado de Aplicacion Especifica(ASIC).Diagramas de circuitose utilizaban anteriormente para especificar la configuración, pero esto es cada vez más raro debido a la llegada deautomatización del diseño electrónicoherramientas.

Los FPGA contienen una serie deprogramable bloques lógicosy una jerarquía de interconexiones reconfigurables que permiten conectar bloques entre sí.Los bloques lógicos se pueden configurar para realizar tareas complejas.funciones combinacionales, o actuar tan simplepuertas lógicascomoYyXOR.En la mayoría de los FPGA, los bloques lógicos también incluyenelementos de memoria, que puede ser simplechancletaso bloques de memoria más completos.^[1]Muchos FPGA se pueden reprogramar para implementar diferentesfunciones lógicas, permitiendo flexibilidadinformática reconfigurablecomo se realiza ensoftware de ordenador.

Los FPGA tienen un papel notable ensistema Integradodesarrollo debido a su capacidad para iniciar el desarrollo del software del sistema simultáneamente con el hardware, permitir simulaciones de rendimiento del sistema en una fase muy temprana del desarrollo y permitir varias pruebas del sistema e iteraciones de diseño antes de finalizar la arquitectura del sistema.^[2]

Historia[editar]

La industria FPGA surgió deMemoria de sólo lectura programable(PROM) ydispositivos lógicos programables(PLD).Tanto los PROM como los PLD tenían la opción de programarse en lotes en una fábrica o en el campo (programables en campo).^[3]

alterarse fundó en 1983 y entregó el primer dispositivo lógico reprogramable de la industria en 1984, el EP300, que presentaba una ventana de cuarzo en el paquete que permitía a los usuarios iluminar una lámpara ultravioleta en el troquel para borrar elEPROMceldas que contenían la configuración del dispositivo.^[4]

Xilinxprodujo el primer programador de campo comercialmente viablematriz de puertasen 1985^[3]– el XC2064.^[5]El XC2064 tenía puertas programables e interconexiones programables entre puertas, el comienzo de una nueva tecnología y mercado.^[6]El XC2064 tenía 64 bloques lógicos configurables (CLB), con dos de tres entradas.tablas de búsqueda(LUT).^[7]

En 1987, elCentro de guerra naval de superficiefinanció un experimento propuesto por Steve Casselman para desarrollar una computadora que implementaría 600.000 puertas reprogramables.Casselman tuvo éxito y en 1992 se emitió una patente relacionada con el sistema.^[3]

Altera y Xilinx continuaron sin oposición y crecieron rápidamente desde 1985 hasta mediados de la década de 1990, cuando surgieron competidores que erosionaron una parte significativa de su participación de mercado.En 1993, Actel (ahoramicrosemi) atendía alrededor del 18 por ciento del mercado.^[6]

La década de 1990 fue un período de rápido crecimiento para los FPGA, tanto en la sofisticación de los circuitos como en el volumen de producción.A principios de la década de 1990, los FPGA se utilizaban principalmente entelecomunicacionesyredes.A finales de la década, los FPGA se abrieron camino en aplicaciones de consumo, automotrices e industriales.^[8]

En 2013, Altera (31 por ciento), Actel (10 por ciento) y Xilinx (36 por ciento) juntos representaban aproximadamente el 77 por ciento del mercado de FPGA.^[9]

Empresas como Microsoft han comenzado a utilizar FPGA para acelerar sistemas computacionalmente intensivos de alto rendimiento (como elcentros de datosque operan susmotor de búsqueda bing), debido a larendimiento por vatioventaja que ofrecen los FPGA.^[10]Microsoft comenzó a utilizar FPGA paraacelerarBing en 2014 y en 2018 comenzó a implementar FPGA en otras cargas de trabajo de centros de datos para susAzur computación en la nubeplataforma.^[11]

Los siguientes cronogramas indican avances en diferentes aspectos del diseño de FPGA:

Puertas

• 1987: 9.000 puertas, Xilinx^[6]
• 1992: 600.000, Departamento de Guerra Naval de Superficie^[3]
• Principios de la década de 2000: millones^[8]
• 2013: 50 millones, Xilinx^[12]

Tamaño de mercado

• 1985: Primera FPGA comercial: Xilinx XC2064^[5][6]
• 1987: 14 millones de dólares^[6]
• C.1993: >385 millones de dólares^{[6][verificación fallida]}
• 2005: 1.900 millones de dólares^[13]
• Estimaciones para 2010: 2.750 millones de dólares^[13]
• 2013: 5.400 millones de dólares^[14]
• Estimación para 2020: 9.800 millones de dólares^[14]

Comienza el diseño

Ainicio del diseñoes un nuevo diseño personalizado para implementación en una FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[dieciséis]

Diseño[editar]

Los FPGA contemporáneos tienen grandes recursos depuertas lógicasy bloques de RAM para implementar cálculos digitales complejos.Como los diseños de FPGA emplean velocidades de E/S muy rápidas y datos bidireccionalesautobuses, se convierte en un desafío verificar la sincronización correcta de los datos válidos dentro del tiempo de configuración y el tiempo de espera.

Planificación del pisopermite la asignación de recursos dentro de FPGA para cumplir con estas limitaciones de tiempo.Los FPGA se pueden utilizar para implementar cualquier función lógica que unasicopuede realizar.La capacidad de actualizar la funcionalidad después del envío,reconfiguración parcialde una parte del diseño^[17]y los bajos costos de ingeniería no recurrentes en relación con un diseño ASIC (a pesar del costo unitario generalmente más alto), ofrecen ventajas para muchas aplicaciones.^[1]

Algunos FPGA tienen características analógicas además de funciones digitales.La característica analógica más común es programable.velocidad de subidaen cada pin de salida, lo que permite al ingeniero establecer velocidades bajas en pines ligeramente cargados que de otro modoanillooparejainaceptablemente, y establecer velocidades más altas en pines muy cargados en canales de alta velocidad que de otro modo funcionarían demasiado lento.^[18][19]También son comunes los de cuarzo.osciladores de cristal, osciladores de resistencia-capacitancia en chip, ybucles bloqueados en fasecon incrustadoosciladores controlados por voltajeSe utiliza para la generación y gestión de relojes, así como para los relojes de transmisión del serializador-deserializador de alta velocidad (SERDES) y la recuperación del reloj del receptor.Bastante comunes son diferencialescomparadoresen pines de entrada diseñados para conectarse aseñalización diferencialcanales.Algunos "señal mixtaLos FPGA” tienen periféricos integradosconvertidores analógicos a digitales(ADC) yconvertidores de digital a analógico(DAC) con bloques de acondicionamiento de señal analógica que les permiten funcionar comosistema en un chip(SoC).^[20]Dichos dispositivos desdibujan la línea entre una FPGA, que lleva unos y ceros digitales en su tejido de interconexión programable interno, ymatriz analógica programable en campo(FPAA), que transporta valores analógicos en su tejido de interconexión programable interno.

Bloques lógicos[editar]

Articulo principal:bloque lógico

Ilustración de ejemplo simplificada de una celda lógica (LUT –Tabla de búsqueda, FA –sumador completo, DFF –flip-flop tipo D)

La arquitectura FPGA más común consta de una serie debloques lógicos(llamados bloques lógicos configurables, CLB o bloques de matriz lógica, LAB, según el proveedor),pads de E/Sy canales de enrutamiento.^[1]Generalmente, todos los canales de enrutamiento tienen el mismo ancho (número de cables).Es posible que quepan varios pads de E/S en la altura de una fila o en el ancho de una columna de la matriz.

“Un circuito de aplicación debe mapearse en una FPGA con los recursos adecuados.Si bien la cantidad de CLB/LAB y E/S requeridas se determina fácilmente a partir del diseño, la cantidad de pistas de enrutamiento necesarias puede variar considerablemente incluso entre diseños con la misma cantidad de lógica.(Por ejemplo, uninterruptor de barra transversalrequiere mucho más enrutamiento que unmatriz sistólicacon el mismo número de puertas.Dado que las pistas de enrutamiento no utilizadas aumentan el costo (y disminuyen el rendimiento) de la pieza sin proporcionar ningún beneficio, los fabricantes de FPGA intentan proporcionar pistas suficientes para que la mayoría de los diseños que se ajusten en términos detablas de búsqueda(LUT) y E/S pueden serenrutado.Esto está determinado por estimaciones como las derivadas deregla del alquilero mediante experimentos con diseños existentes”.^[21]A partir de 2018,red en chipSe están desarrollando arquitecturas para el enrutamiento y la interconexión.^{[cita necesaria]}

En general, un bloque lógico consta de unas pocas celdas lógicas (llamadas ALM, LE, segmento, etc.).Una celda típica consta de un LUT de 4 entradas, unsumador completo(FA) y unflip-flop tipo D.Estos podrían dividirse en dos LUT de 3 entradas.Enmodo normalEstos se combinan en un LUT de 4 entradas a través del primero.multiplexor(mux).Enaritméticamodo, sus salidas se envían al sumador.La selección del modo se programa en el segundo mux.La salida puede sersincrónicooasincrónico, dependiendo de la programación del tercer mux.En la práctica, todo o partes del sumador sonalmacenados como funcionesen los LUT para guardarespacio.^[22][23][24]

Bloques duros[editar]

Las familias modernas de FPGA amplían las capacidades anteriores para incluir una funcionalidad de nivel superior fijada en silicio.Tener estas funciones comunes integradas en el circuito reduce el área requerida y les da a esas funciones una mayor velocidad en comparación con construirlas a partir de primitivas lógicas.Ejemplos de estos incluyenmultiplicadores, genéricobloques DSP,procesadores integrados, lógica de E/S de alta velocidad y embebidorecuerdos.

Los FPGA de gama alta pueden contener alta velocidadtransceptores multigigabitynúcleos IP duroscomonúcleos de procesador,Ethernet unidades de control de acceso medianas,PCI/PCI-Expresscontroladores y controladores de memoria externos.Estos núcleos existen junto con la estructura programable, pero están construidos a partir detransistoresen lugar de LUT para que tengan nivel ASICactuaciónyel consumo de energíasin consumir una cantidad significativa de recursos de tejido, dejando más tejido libre para la lógica específica de la aplicación.Los transceptores multigigabit también contienen circuitos de entrada y salida analógicas de alto rendimiento junto con serializadores y deserializadores de alta velocidad, componentes que no se pueden construir a partir de LUT.Funcionalidad de capa física de nivel superior (PHY), comocodificación de líneapuede implementarse o no junto con los serializadores y deserializadores en lógica rígida, dependiendo de la FPGA.