DS90UB953TRHBRQ1 (componentes electrónicos, chips CI, circuitos integrados IC) DS90UB953TRHBRQ1

ASerializador/Deserializador(SerDes) es un par de bloques funcionales comúnmente utilizados en comunicaciones de alta velocidad para compensar la entrada/salida limitada.Estos bloques convierten datos entre datos en serie e interfaces paralelas en cada dirección.El término "SerDes" se refiere genéricamente a interfaces utilizadas en diversas tecnologías y aplicaciones.El uso principal de un SerDes es proporcionar transmisión de datos a través de una sola línea o unapar diferencialpara minimizar el número de pines e interconexiones de E/S.

La función SerDes básica se compone de dos bloques funcionales: el bloque Parallel In Serial Out (PISO) (también conocido como convertidor paralelo a serie) y el bloque Serial In Parallel Out (SIPO) (también conocido como convertidor serie a paralelo).Hay 4 arquitecturas SerDes diferentes: (1) SerDes de reloj paralelo, (2) SerDes de reloj integrado, (3) SerDes 8b/10b, (4) SerDes de bits entrelazados.

El bloque PISO (entrada paralela, salida serie) normalmente tiene una entrada de reloj paralela, un conjunto de líneas de entrada de datos y pestillos de datos de entrada.Puede utilizar un interno o externo.bucle de bloqueo de fase (PLL)para multiplicar el reloj paralelo entrante hasta la frecuencia en serie.La forma más simple del PISO tiene un soloregistro de desplazamientoque recibe los datos paralelos una vez por reloj paralelo y los desplaza a la velocidad de reloj en serie más alta.Las implementaciones también pueden hacer uso de undoble bufferregistrarse para evitarmetaestabilidadal transferir datos entre dominios de reloj.

El bloque SIPO (entrada serie, salida paralela) normalmente tiene una salida de reloj de recepción, un conjunto de líneas de salida de datos y pestillos de datos de salida.Es posible que el reloj de recepción haya sido recuperado de los datos mediante elrecuperación del relojtécnica.Sin embargo, los SerDes que no transmiten un reloj utilizan un reloj de referencia para bloquear el PLL en la frecuencia de transmisión correcta, evitando niveles bajos.frecuencias armónicaspresente en elflujo de datos.Luego, el bloque SIPO divide el reloj entrante a la velocidad paralela.Las implementaciones suelen tener dos registros conectados como un búfer doble.Un registro se utiliza para registrar el flujo en serie y el otro se utiliza para contener los datos para el lado paralelo más lento.

Algunos tipos de SerDes incluyen bloques de codificación/decodificación.El propósito de esta codificación/decodificación es típicamente colocar al menos límites estadísticos en la velocidad de las transiciones de la señal para permitir una transferencia más fácil.recuperación del relojen el receptor, para proporcionarenmarcado, y para proporcionarequilibrio CC.