XC7Z100-2FFG900I: circuitos integrados, integrados, sistema en chip (SoC)

Arquitectura básica de SoC

Una arquitectura típica de sistema en chip consta de los siguientes componentes:
- Al menos un microcontrolador (MCU) o microprocesador (MPU) o procesador de señal digital (DSP), pero puede haber varios núcleos de procesador.
- La memoria puede ser una o más RAM, ROM, EEPROM y memoria flash.
- Circuito de oscilador y bucle de bloqueo de fase para proporcionar señales de pulso de tiempo.
- Periféricos formados por contadores y temporizadores, circuitos de alimentación.
- Interfaces para diferentes estándares de conectividad como USB, FireWire, Ethernet, transceptor asíncrono universal e interfaces de periféricos serie, etc.
- ADC/DAC para conversión entre señales digitales y analógicas.
- Circuitos de regulación de tensión y reguladores de tensión.
Limitaciones de los SoC

Actualmente, el diseño de arquitecturas de comunicación SoC está relativamente maduro.La mayoría de las empresas de chips utilizan arquitecturas SoC para la fabricación de sus chips.Sin embargo, a medida que las aplicaciones comerciales continúen buscando la coexistencia y la previsibilidad de las instrucciones, la cantidad de núcleos integrados en el chip seguirá aumentando y las arquitecturas SoC basadas en bus serán cada vez más difíciles de satisfacer las crecientes demandas de la informática.Las principales manifestaciones de esto son
1. mala escalabilidad.El diseño del sistema soC comienza con un análisis de los requisitos del sistema, que identifica los módulos en el sistema de hardware.Para que el sistema funcione correctamente, la posición de cada módulo físico en el SoC del chip es relativamente fija.Una vez que se ha completado el diseño físico, se deben realizar modificaciones, lo que efectivamente puede ser un proceso de rediseño.Por otro lado, los SoC basados ​​en arquitectura de bus están limitados en el número de núcleos de procesador que se pueden ampliar debido al mecanismo de comunicación de arbitraje inherente de la arquitectura de bus, es decir, sólo un par de núcleos de procesador pueden comunicarse al mismo tiempo.
2. Con una arquitectura de bus basada en un mecanismo exclusivo, cada módulo funcional en un SoC solo puede comunicarse con otros módulos del sistema una vez que ha obtenido el control del bus.En general, cuando un módulo adquiere derechos de arbitraje de bus para la comunicación, otros módulos del sistema deben esperar hasta que el bus esté libre.
3. Problema de sincronización de reloj único.La estructura del bus requiere sincronización global; sin embargo, a medida que el tamaño de la característica del proceso se vuelve cada vez más pequeño, la frecuencia operativa aumenta rápidamente, alcanzando los 10 GHz más tarde, el impacto causado por el retraso de la conexión será tan grave que es imposible diseñar un árbol de reloj global. Y debido a la enorme red de relojes, su consumo de energía ocupará la mayor parte del consumo de energía total del chip.