Merrillchip nuevo y Original en stock componentes electrónicos circuito integrado IC DS90UB928QSQX/NOPB

1.

FPDLINK es un bus de transmisión diferencial de alta velocidad diseñado por TI, que se utiliza principalmente para transmitir datos de imágenes, como datos de cámara y visualización.El estándar está en constante evolución, desde el par de líneas originales que transmiten imágenes de 720P a 60 fps hasta la capacidad actual de transmitir 1080P a 60 fps, y los chips posteriores admiten resoluciones de imagen aún más altas.La distancia de transmisión también es muy larga, alcanzando alrededor de 20 m, lo que la hace ideal para aplicaciones automotrices.

FPDLINK tiene un canal de avance de alta velocidad para transmitir datos de imágenes de alta velocidad y una pequeña porción de datos de control.También hay un canal de retroceso de velocidad relativamente baja para la transmisión de información de control de marcha atrás.Las comunicaciones directas y inversas forman un canal de control bidireccional, lo que conduce al diseño inteligente del I2C en FPDLINK que se analizará en este artículo.

FPDLINK se utiliza con un serializador y un deserializador emparejados; la CPU se puede conectar al serializador o al deserializador, según la aplicación.Por ejemplo, en una aplicación de cámara, el sensor de la cámara se conecta al serializador y envía datos al deserializador, mientras que la CPU recibe los datos enviados desde el deserializador.En una aplicación de visualización, la CPU envía datos al serializador y el deserializador recibe los datos del serializador y los envía a la pantalla LCD para su visualización.

2.

El i2c de la CPU luego se puede conectar al i2c del serializador o deserializador.El chip FPDLINK recibe la información I2C enviada por la CPU y transmite la información I2C al otro extremo a través de FPDLINK.Como sabemos, en el protocolo i2c, el SDA se sincroniza mediante SCL.En aplicaciones generales, los datos se retienen en el flanco ascendente de SCL, lo que requiere que el maestro o esclavo esté listo para recibir datos en el flanco descendente de SCL.Sin embargo, en FPDLINK, dado que la transmisión FPDLINK está temporizada, no hay problema cuando el maestro envía datos; como máximo, el esclavo recibe los datos unos relojes más tarde de lo que los envía el maestro, pero hay un problema cuando el esclavo responde al maestro. , por ejemplo, cuando el esclavo responde al maestro con un ACK cuando el ACK se transmite al maestro, ya es posterior al tiempo enviado por el esclavo, es decir, ya pasó por el retraso FPDLINK y es posible que haya perdido el tiempo de subida. borde del SCL.

Afortunadamente, el protocolo i2c tiene en cuenta esta situación.La especificación i2c especifica una propiedad llamada i2c stretch, lo que significa que el esclavo i2c puede bajar el SCL antes de enviar el ACK si no está listo, de modo que el maestro fallará al intentar subir el SCL para que el maestro siga intentando. Levante el SCL y espere, por lo tanto, al analizar la forma de onda i2c en el lado del esclavo FPDLINK, encontraremos que cada vez que se envía la parte de la dirección del esclavo, solo hay 8 bits y el ACK se responderá más tarde.

El chip FPDLINK de TI aprovecha al máximo esta característica, en lugar de simplemente reenviar la forma de onda i2c recibida (es decir, manteniendo la misma velocidad en baudios que el remitente), retransmite los datos recibidos a la velocidad en baudios establecida en el chip FPDLINK.Por lo tanto, es importante tener esto en cuenta al analizar la forma de onda i2c en el lado esclavo FPDLINK.La velocidad en baudios de la CPU i2c puede ser de 400 K, pero la velocidad en baudios de i2c en el lado esclavo FPDLINK es de 100 K o 1 M, dependiendo de la configuración alta y baja de SCL en el chip FPDLINK.