Serializador LVDS 2975Mbps Automotriz 40 pines WQFN EP T/R DS90UB927QSQX/NOPB
Atributos del producto
| TIPO | DESCRIPCIÓN |
| Categoría | Circuitos integrados (CI) |
| fabricante | Instrumentos Texas |
| Serie | Automoción, AEC-Q100 |
| Paquete | Cinta y carrete (TR) Cinta cortada (CT) Digi-Reel® |
| SPQ | 2500 T&R |
| Estado del producto | Activo |
| Función | Serializador |
| Velocidad de datos | 2,975 Gbps |
| AporteTipo | Enlace FPD, LVDS |
| Tipo de salida | FPD-Link III, LVDS |
| Número de salidas | 13 |
| Número de salidas | 1 |
| Suministro de voltaje | 3V ~ 3.6V |
| Temperatura de funcionamiento | -40°C ~ 105°C (TA) |
| Tipo de montaje | Montaje superficial |
| Paquete / Estuche | Almohadilla expuesta 40-WFQFN |
| Paquete de dispositivo del proveedor | 40-WQFN (6x6) |
| Número de producto básico | DS90UB927 |
1.
Al analizar la forma de onda i2c del esclavo, también encontrará un fenómeno muy interesante: al leer los datos del registro, el esclavo primero emitirá su forma de onda para lectura previa, por ejemplo, para leer los datos de la dirección registrada 0x00, verá en la forma de onda después de que el maestro emitió la dirección de registro de escritura 0x00, luego emitirá la dirección del esclavo para lectura (R/W = (R/W = 1), un esclavo emitirá 8 formas de onda SCL para lectura previa inmediatamente después de que se haya generado la forma de onda. emitido, y estos 8 relojes no se corresponden en el lado maestro, el maestro se emitirá más tarde, por lo que el esclavo equivale a emitir primero.
El diseño de este lugar es muy inteligente porque el protocolo i2c estipula que el estiramiento i2c solo puede ocurrir en el noveno bit, es decir, el bit ACK.No se permite extraer la forma de onda y no se reciben datos del esclavo en este punto, por lo que hay un problema.
El enfoque de TI es que, dado que hay una acción de escritura al frente, seguida de una dirección esclava de lectura enviada inmediatamente después, está claro que la dirección registrada a leer es la que está escrita al frente, por lo que el maestro enviará una dirección esclava de lectura. en el ACK de 9 bits se extrae mientras se envían ocho SCL para lectura y escritura de registros, y luego se libera el SCL, el maestro detecta la liberación del SCL después El maestro detecta que el SCL se ha liberado y retransmite el reloj de datos de lectura, momento en el cual los datos se devuelven al UPC.
2.
Términos o terminología comunes de LVDS
1) Par diferencial: se refiere a la transmisión de señal LVDS utilizando dos controladores de salida para controlar dos líneas de transmisión, una que transporta la señal y la otra que transporta su señal complementaria.La señal requerida es la diferencia de voltaje entre las dos líneas de transmisión, que transportan la información de la señal a transmitir.
2) Par de señales: se refiere al circuito de interfaz LVDS donde la salida de cada canal de transmisión de datos o canal de transmisión de reloj son dos señales (salidas positivas y negativas)
3) Fuente: un dispositivo que genera una colección de datos de texto, gráficos, imágenes, audio y video.
4) Receptor (Sink): el dispositivo que procesa y muestra los datos.
5) FPD-LINK: Flat Panel Display Link, una especificación de interfaz de vídeo digital de alta velocidad basada en el estándar LVDS creado por National Semiconductor en 1996 (adquirida por Texas Instruments TI en 2011) para admitir la transferencia de datos desde el controlador de gráficos a la pantalla LCD. panel.
6) GMSL: Gigabit Multimedia Serial Link, el formato de protocolo de transmisión de señal LVDS desarrollado por Maxim basado en el estándar LVDS.
7) Canal de avance: un canal de transmisión de datos de alta velocidad desde el serializador al deserializador.
8) Canal trasero: también llamado canal inverso, se refiere al canal de transmisión de datos de baja velocidad desde el deserializador al serializador.
