Nuevo Original XQR17V16CC44V Spot Stock FPGA campo programable puerta matriz lógica Ic Chip circuitos integrados

Xilinx presenta las PROM de configuración QML reforzadas por radiación de la serie QPro™ XQR17V16 de alta densidad que proporcionan un método rentable y fácil de usar para almacenar grandes flujos de bits de configuración FPGA de Xilinx.El XQR17V16CC44V es un dispositivo de 3,3 V con una capacidad de almacenamiento de 16 Mb y puede funcionar en modo serie o de bytes.para ver un diagrama de bloques simplificado de la arquitectura del dispositivo XQR17V16.

Cuando la FPGA está en modo Master Serial, genera un reloj de configuración que controla la PROM.Un breve tiempo de acceso después del flanco ascendente del reloj, aparecen datos en el pin de salida PROM DATA que está conectado al pin FPGA DIN.La FPGA genera la cantidad adecuada de pulsos de reloj para completar la configuración.Una vez configurado, desactiva la PROM.Cuando la FPGA está en modo serie esclavo, la PROM y la FPGA deben sincronizarse mediante una señal entrante.

Cuando la FPGA está en modo Master SelectMAP, genera el reloj de configuración que controla la PROM y la FPGA.Después del flanco ascendente CCLK, los datos están disponibles en los pines DATA (D0-D7) de la PROM.Los datos se registrarán en la FPGA en el siguiente flanco ascendente del CCLK.Cuando la FPGA está en modo Slave SelectMAP, la PROM y la FPGA deben ser sincronizadas por una señal entrante.Se puede utilizar un oscilador de funcionamiento libre para controlar el CCLK.Se pueden concatenar varios dispositivos utilizando la salida CEO para controlar la entrada CE del siguiente dispositivo.Las entradas de reloj y las salidas de DATOS de todas las PROM de esta cadena están interconectadas.Todos los dispositivos son compatibles y se pueden conectar en cascada con otros miembros de la familia.Para la programación de dispositivos, el software Xilinx ISE Foundation o ISE WebPACK compila el archivo de diseño FPGA en un formato hexadecimal estándar, que luego se transfiere a la mayoría de los programadores PROM comerciales.

Características
• Inmune al Latch-Up a LET >120 MeV/cm2/mg
• TID garantizado de 50 kRad(Si) según la especificación 1019,5
• Fabricado sobre sustrato epitaxial
• Capacidad de almacenamiento de 16 Mbit
• Funcionamiento garantizado en todo el rango de temperatura militar: –55 °C a +125 °C
• Memoria de solo lectura programable una sola vez (OTP) diseñada para almacenar flujos de bits de configuración de dispositivos Xilinx FPGA
• Modos de configuración dual
♦ Configuración serie (hasta 33 Mb/s)
♦ Paralelo (hasta 264 Mb/s a 33 MHz)
• Interfaz sencilla para las FPGA Xilinx QPro
• Conexión en cascada para almacenar flujos de bits múltiples o más largos
• Polaridad de restablecimiento programable (activa alta o activa baja) para compatibilidad con diferentes soluciones FPGA
• Proceso de puerta flotante CMOS de bajo consumo
• Tensión de alimentación de 3,3 V
• Disponible en paquetes cerámicos CK44(1)
• Soporte de programación por parte de los principales fabricantes de programadores.
• Soporte de diseño utilizando los paquetes de software ISE Foundation o ISE WebPACK
• Retención de datos garantizada durante 20 años
Programación
Los dispositivos se pueden programar en programadores suministrados por Xilinx o proveedores externos calificados.El usuario debe asegurarse de que se utilice el algoritmo de programación adecuado y la última versión del software del programador.Una elección incorrecta puede dañar permanentemente el dispositivo.
Descripción
• Inmune al Latch-Up a LET >120 MeV/cm2/mg
• TID garantizado de 50 kRad(Si) según la especificación 1019,5
• Fabricado sobre sustrato epitaxial
• Capacidad de almacenamiento de 16 Mbit
• Funcionamiento garantizado en todo el rango de temperatura militar: –55 °C a +125 °C
• Memoria de solo lectura programable una sola vez (OTP) diseñada para almacenar flujos de bits de configuración de dispositivos Xilinx FPGA
• Modos de configuración dual
♦ Configuración serie (hasta 33 Mb/s)
♦ Paralelo (hasta 264 Mb/s a 33 MHz)
• Interfaz sencilla para las FPGA Xilinx QPro
• Conexión en cascada para almacenar flujos de bits múltiples o más largos
• Polaridad de reinicio programable (activa Alta o activa
Bajo) para compatibilidad con diferentes soluciones FPGA
• Proceso de puerta flotante CMOS de bajo consumo
• Tensión de alimentación de 3,3 V
• Disponible en paquetes cerámicos CK44(1)
• Soporte de programación por parte de un programador líder.
fabricantes
• Soporte de diseño utilizando ISE Foundation o ISE
Paquetes de software WebPACK
• Retención de datos garantizada durante 20 años